个人资料图片
English
  • 全部
  • 搜索
  • 图片
  • 视频
  • 地图
  • 资讯
  • 更多
    • 购物
    • 航班
    • 旅游
  • 笔记本
报告不当内容
请选择下列任一选项。
  • 时长
    全部短(小于 5 分钟)中(5-20 分钟)长(大于 20 分钟)
  • 日期
    全部过去 24 小时过去一周过去一个月去年
  • 清晰度
    全部低于 360p360p 或更高480p 或更高720p 或更高1080p 或更高
  • 源
    全部
    Dailymotion
    Vimeo
    Metacafe
    Hulu
    VEVO
    Myspace
    MTV
    CBS
    Fox
    CNN
    MSN
  • 价格
    全部免费付费
  • 清除筛选条件
  • 安全搜索:
  • 中等
    严格中等（默认）关闭
筛选器
别再只会 Verilog 了：Python cocotb 联合 Vivado IP 仿真实战（工具流首发开源）
19:55
bilibili对酒当歌晚长亭
别再只会 Verilog 了：Python cocotb 联合 Vivado IP 仿真实战（工具流首发开源）
资源链接如下:https://pan.quark.cn/s/b18997611e1e
已浏览 1291 次4 天之前
Verilog Tutorial
Mastering Verilog in 1 Hour 🚀: A Complete Guide to Key Concepts | Beginners to Advanced
1:08:06
Mastering Verilog in 1 Hour 🚀: A Complete Guide to Key Concepts | Beginners to Advanced
YouTubeExplore VLSI
已浏览 3.8万 次9 个月之前
Verilog in 2 hours [English]
2:21:17
Verilog in 2 hours [English]
YouTubeRenzym Education
已浏览 21.3万 次2020年7月23日
Verilog Tutorial: Introduction to Verilog
9:27
Verilog Tutorial: Introduction to Verilog
YouTubeBeginners Point Shruti Jain
已浏览 15.6万 次2017年8月14日
热门视频
数字IC验证学习：SV第九章 覆盖率（上）
22:58
数字IC验证学习：SV第九章 覆盖率（上）
bilibili十代目言纲
已浏览 1129 次1 周前
VERIVERY - 'RED (Beggin')' Official M/V
3:04
VERIVERY - 'RED (Beggin')' Official M/V
YouTubeVERIVERY
已浏览 928.2万 次1 周前
Representation of Negative Numbers | Explained with Examples | Mr. Sanath Kumar Kannam
Representation of Negative Numbers | Explained with Examples | Mr. Sanath Kumar Kannam
linkedin.com
已浏览 1.2万 次1 周前
Verilog Syntax Highlighting
Verilog Day 1: Introduction and Data Types Explained from Scratch
2:58
Verilog Day 1: Introduction and Data Types Explained from Scratch
YouTubeChip Logic Studio
已浏览 14 次1 个月前
Verilog Day 1: Introduction and Data Types Explained from Scratch
2:59
Verilog Day 1: Introduction and Data Types Explained from Scratch
YouTubeChip Logic Studio
已浏览 75 次1 个月前
Verilog Day 1: Introduction and Data Types Explained from Scratch
2:59
Verilog Day 1: Introduction and Data Types Explained from Scratch
YouTubeChip Logic Studio
已浏览 58 次1 个月前
数字IC验证学习：SV第九章 覆盖率（上）
22:58
数字IC验证学习：SV第九章 覆盖率（上）
已浏览 1129 次1 周前
bilibili十代目言纲
VERIVERY - 'RED (Beggin')' Official M/V
3:04
VERIVERY - 'RED (Beggin')' Official M/V
已浏览 928.2万 次1 周前
YouTubeVERIVERY
Representation of Negative Numbers | Explained with Examples | Mr. Sanath Kumar Kannam
Representation of Negative Numbers | Explained with Exampl…
已浏览 1.2万 次1 周前
linkedin.com
Multiplexer (MUX) | Working, Types Truth Table Explained with Examples | Mr. Sanath Kumar Kannam
Multiplexer (MUX) | Working, Types Truth Table Explained with Examp…
已浏览 1.2万 次1 周前
linkedin.com
UP COUNTER DESIGN IN VERILOG
18:03
UP COUNTER DESIGN IN VERILOG
已浏览 1 次1 天前
YouTubeElectronics techie_T
如何在层次化设计中进行逻辑综合？
14:53
如何在层次化设计中进行逻辑综合？
已浏览 513 次1 天前
bilibililuk036
FREE PCB DESIGN Course Class-3 : Design & Analysis of 7805 Voltage Regulator Circuit | Download App
57:56
FREE PCB DESIGN Course Class-3 : Design & Analysis of 7805 Voltag…
已浏览 1 次3 天之前
YouTubeVLSI FOR ALL
54:12
FREE PCB DESIGN Course Class-5 : Integrate Components, ICs & Part…
已浏览 8 次1 天前
YouTubeVLSI FOR ALL
53:11
FREE PCB DESIGN Course Class-4 : Design & Analysis of Audio Amplif…
已浏览 4 次2 天之前
YouTubeVLSI FOR ALL
观看更多视频
静态缩略图占位符
更多类似内容
反馈
  • 隐私
  • 条款